	To Home
	『DAS-703ES・デジタル回路部の解説』　　　（DAS-703ESのサービスマニュアルより抜粋掲載）

	■DAI（Digital Audio Interface)の伝送方式■

	上図はデジタルオーディオ信号の伝送方式を示している。デジタル・オーディオ・インターフェース（DAI）では、1本のデジタルケーブルでL ch、R chの2つのデータを伝送する。このため、図Aのように、L chデータとR chデータを交互に送受信する、時間分割多重伝送方式を用いる。サンプリング周波数が44.1ｋHzの場合（CD)、L chとR chそれぞれのデータは1秒間に44,100個ずつ、両チャンネル合わせて88,200個伝送される。ひとつのチャンネルデータ区間（Word)の長さは11.34μsecである。ひとつのワードは32ビットで構成されている。ビットの区分けは図Bに示すとおりである。 ■最初の4ビットは同期をとるためのSYNC（シンク）部分で、後述のプリアンブルがはめ込まれている。 ■次はオーディオデータが入る部分で、24ビットのフィールドがある。ただしCDのようにオーディオデータとしては16ビットのものが多く、うしろから16ビットのみを使用している。 ■最後の4ビットは、エンファシスのON/OFFやサブコードなど、データに付随した情報をのせるコントロール部分である。このように組み立てられたデーターには、図Cに示すようにデータ０に１回転、データ１に２回転を対応させた、バイフェーズマーク（biphase mark）と呼ばれる変調がかけられる。ただし、CYNC部分は例外で、プリアンブル（preamble）と呼ばれる特殊なパターンがはめ込まれている。プリアンブルではデータによる反転応答が無視されており、ハイレベルが続く時間がどの部分よりも長くなっている。受信側であるD/Aコンバーター入力部ではプリアンブル部を使って同期をとる。図Cの波形は、インピーダンス７５Ωの同軸ケーブル中を０．５Vｐ－ｐのレベルで伝送され、機器との接続はRCAピンケーブルを使用している。

	１　デジタル部
	DAS-703ESのデジタル系は、DAIフォーマットで送られて来た信号からデータを抽出し、デジタルフィルターでサンプルレート変換（２倍）し、D/A変換ICにより、アナログ信号に変換される。本機内では自身で水晶発振器は持たず、すべてのクロック・タイミングは入力された信号からPLLにより得ている。PLLは２個ありそれぞれRX PLL、APL PLLと呼んでいる。このPLLの別等から本機のデジタル系は大きく５つの系統に分けられる。

	１－１　RX AMP系
	入力信号（０．５Vｐ－ｐ）をロジックレベル（４Vｐ－ｐ程度）まで増幅すると共に、エッジ検出と単安定マルチにより入力信号から同期信号２FSRを生成する。２SFRは２個のPLLの目標として使われる。また本機には、入力２系統とデジタル・テープ・モニター回路が設けられている。デジタル・テープ・モニター回路では、DIGITAL REC OUT端子に、入力切換で選択された入力信号が常に出力される。デジタル・テープ・モニターSWがONの時は、入力としてDIGITAL TAPE INが選択される。

	１－２　RX系（RX PLLに従属）
	DAIフォーマットデコード用IC CX23053(IC706)と、デジタルフィルターCX23034(IC708)、及びそれらのクロックを発生させるRX PLLで構成されている。 CX23053用のクロックは256ｆｓ、CX23034用のクロックは384ｆｓである。そこで、RX PLLのVCO発振周波数は384ｆｓとしている。これを74HC112（IC712）で1/3分周した後、更に74HC393（IC713）で1/128分周し、2FSRと位相比較をする。 256ｆｓは、384ｆｓを1/3分周した後の128ｆｓを２逓倍することで得ている。IC712で行っているタイミングチャートを以下に示す。

	■IC712（74HC112)のタイミングチャート■


	DIA信号RXは、一度Dラッチ（IC704）でタイミング補正してからCX23053に入力される。CX23503の出力は、LR交互ビットシリアルのDATAと、そのタイミング決定用のBCK、LRCK、の３者である。これらのうちLRCKは反転をとって、他はそのままデジタルフィルターCX23034へ送られる。 CDプレーヤーの信号処理ではBCKが49ｆｓ（第一世代CX7935）や、48ｆｓ（第二世代CX2305）になっておりDATAにすき間があったが、CX23053の出力DATAはベタ詰めでBCKは32ｆｓである。デジタルフィルターではサンプリングレートが２倍に変換されている。（デジタルフィルターから出力されるデータのサンプリング周波数をｆｄｓとするとｆｄｓ＝２ｆｓということになる）データは18ビット分出力されていて、データーとデータの間には、6ビットのすき間がある。ビットクロックBCKはデータに対応して18＋6＝24パルスで１サンプル分、L ch、R chで48パルス（48ｆｓ）出力されており、もとのｆｓに対して96ｆｓのレートとなる。 LCKはデータの16ビット目にエッジがあり、この立ち上がりがシリパラ変換のタイミングとなる。

	１－３　D/A系
	デジタルフィルターCX23034（IC708）から出力されたDATAは、フォトカップラーPC910を通過後、シフトレジスタCDX1058Q（IC505）に入力されシリパラ変換される。 D/A変換の中心はPCM53JG-1（IC507、IC607）に、パラレルデータの入力で直ちにこれに対応したアナログ電流を出力する。つまり、パラレル出力はD/A変換のスタートを意味する。パラレルデータはLRCKの立ち上がりエッジで出力される。IC507、IC607の出力電流はサンプル＆ホールドへ送られる。

	１－４　APT系（APT PLLに従属）
	サンプル＆ホールドのAPT、APT-Hを作り出す。APT PLLのVCOはシールドケースに収められているVCOブロックである。発振周波数は256ｆｓ。これを74HC393（IC716）で1/8、1/32、1/64、1/128分周して、A32FS、A8FS、A4FS、A2FSを作り出す。この4信号とDラッチを組み合わせてAPT、APT-Hを得る。 APT PLLはロックする立ち上がり時間が遅いため、入力切り換え直後のように一度入力信号RXが途切れた後約４秒間はRX PLLから信号をもらってAPT、APT-Hを作っている。

	１－５　コントロール系
	サンプリング周波数ｆｓの表示、ｆｓの切り換え、オペレーションモード（ミューティング）等、通常マイコンで行うような動作を本機ではハードロジックで行っている。代表的で重要なのは次のとおり。

	１）２ｆｓ再生回路
	単安定マルチを用いた２FS再生回路では再生可能なサンプリング周波数が、その上限と下限で1.35倍程度である。そこで本機では30ｋ～50ｋHzのサンプリング周波数で安定した２FS再生を可能とするため、単安定マルチの時定数を３つに切り換えている。この切り換えに対応して３つの再生レンジが次に示す様に設定されている（右図）。さらに再生レンジがオーバーラップするサンプリング周波数に対しても、より安定な方のレンジで２FS再生を行わせるようになっている。

	すなわち ①MIDレンジで２FS再生が行われているにもかかわらず、サンプリング周波数はUNDERレンジあるいはOVERレンジの場合。 ②LOWレンジまたはHIGHレンジにおいて２FS再生しているがサンプリング周波数はCENTERレンジの場合。

	■２FS再生回路ブロックダイアグラム■


	上図に2FS再生回路のブロックダイアグラムを示す。２FS再生回路自体はRX系の回路であるが、3レンジ周波数に応じて切り換える回路が更に必要である。次にこの切り換え回路の動作を説明する。
	PLLがロックしていない状態では、データ復調によりDISCHG-H信号が出る。これにより3レンジH→M→L→Hの順に切り換えてゆく。チェッカー・ランドのHIGH-HとMID-Hにより右表のようなレンジになる。
	PLLがロックした後は ①PLLがロックしたことにより、UNLOCK信号はHigh→Lowと変化する。 ②このネガエッジにより周波数のカウントを開始する。 ③カウンターの結果と切換回路により、出力されるレンジの状態情報により論理判定を行い、前述のレンジの変更を要する場合はレンジ切換パルスを発生させると同時に一度ロックをはずす。 ④このレンジ切換パルスの発生はUNLOCKをディレーさせたUNLOCKDのネガエッジのタイミングで行う。 ⑤適切なレンジでロックするまで①～④を繰り返す。 ⑥ランプの点灯はH、M、Lレンジとは多少異なる。すなわち、32ｋは30ｋ～36ｋHz、44ｋは36ｋ～45ｋHz、48ｋは45ｋ～50ｋHzでそれぞれ点灯するよう、別の論理回路が構成されている。

	２）UNLOCK-H　ULLD
	UNLOCKと電源ON直後のRSTとのORをとった信号がMUTHと呼ばれる信号である。このMUTHを立下りのみ3 ｍsecディレーさせた信号がUNLOCK-Hである。これがLowになるとパラレルデータがクリアされデジタルミュート状態となり、同時にオーディオミュートもかかる。 UNLOCKがOFFしてからUNLOCK-HがHighになるまで約3 msecの間にはデジタルフィルターのリフレッシュ（無効データの影響がなくなる）が行われる。 ULLDは、MUTHの立ち上がりを約4秒ディレーした信号でAPT、APT-Hの生成源をRX PLLからAPT PLLへ切り換えるための信号である。

	３）CS
	CX23053のシステムリセット用タイミング源でタイマーIC 555Dにより得ている。

	４）EMP
	EMPはデジタルソースにエンファシスがかかっている時、CX23053より出力される信号である。


	上記はDAS-703ESのデジタル回路部の動作説明である。なお本文はDAS-703ESのサービスマニュアルから抜粋して掲載している。